(17123) מהנדס/ת וריפיקציה

תיאור התפקיד:

• פיתוח סביבות במתודולוגית UVM עבור וריפיקציית FPGA במגוון פרויקטים, עיבוד אות, Controllers ועוד
• הגדרה, ארכיטקטורה ופיתוח סביבות אימות מרמת Block level עד Full-chip
• עבודה בצמוד לצוותי פיתוח FPGA , מהנדסי מערכת ואלגוריתמיים

דרישות התפקיד:

• תואר ראשון B.Sc בהנדסת חשמל / אלקטרוניקה / מדעי המחשב
• ניסיון של 5+ שנים בתחום ה-Verification, משלב הגדרת Test Plan ועד Coverage
• ניסיון מעשי במתודולוגיית UVM וב SystemVerilog
• ניסיון בפיתוח סביבות Verification עבור FPGA / ASIC ברמות Block וFull-Chip
• ניסיון ב-RTL Debugging מרמת Block ועד System Level
• עבודה עם כלי סימולציה, יתרון לQuesta Simulator
• ניסיון בכתיבת סקריפטים ב Python, TCL, Bash / Csh
• עבודה בסביבת Linux
• ניסיון בעבודה מול צוותי FPGA, ארכיטקטורה, מערכת ואלגוריתמים
• אנגלית טכנית ברמה טובה מאוד